LCMXO2-256HC-4TG100C Atilẹba ati Tuntun Pẹlu Owo Idije Ninu Iṣura IC Olupese
Ọja eroja
| Pbfree koodu | Bẹẹni |
| Rohs koodu | Bẹẹni |
| Apá Life ọmọ Code | Ti nṣiṣe lọwọ |
| Ihs olupese | LATTICE SEMICONDUCTOR CORP |
| Apá Package Code | QFP |
| Package Apejuwe | LFQFP, |
| Nọmba PIN | 100 |
| De ọdọ Ibamu koodu | ifaramọ |
| ECN koodu | EAR99 |
| HTS koodu | 8542.39.00.01 |
| Samacsys olupese | Lattice Semikondokito |
| Afikun Ẹya | Tun Nṣiṣẹ ni 3.3 V NOMINAL Ipese |
| JESD-30 koodu | S-PQFP-G100 |
| JESD-609 koodu | e3 |
| Gigun | 14 mm |
| Ipele Ifamọ Ọrinrin | 3 |
| Nọmba ti Ifiṣootọ awọn igbewọle | |
| Nọmba ti I/O Laini | |
| Nọmba awọn igbewọle | 55 |
| Nọmba ti Ijade | 55 |
| Nọmba ti ebute | 100 |
| Awọn iwọn otutu ti nṣiṣẹ-Max | 85 °C |
| Awọn iwọn otutu ti nṣiṣẹ-Min | |
| Ajo | 0 Awọn ifibọ igbẹhin, 0 I/O |
| Iṣẹ iṣejade | ADALU |
| Package Ara elo | Ṣiṣu/Epoxy |
| Package Code | LFQFP |
| Package Equivalence Code | TQFP100,.63SQ |
| Package Apẹrẹ | SQUARE |
| Package Style | FLATPACK, profaili kekere, ipolowo ti o dara |
| Ọna iṣakojọpọ | TRAY |
| Òtútù Àtúnṣàn Òkè (Cel) | 260 |
| Awọn ipese agbara | 2.5/3.3 V |
| Eto kannaa Iru | FLASH PLD |
| Idaduro Soju | 7,36 ns |
| Ipo afijẹẹri | Ko Oye |
| Joko Giga-Max | 1.6 mm |
| Ipese Foliteji-Max | 3.462 V |
| Ipese Foliteji-Min | 2.375 V |
| Ipese Foliteji-Nom | 2.5 V |
| Oke Oke | BẸẸNI |
| Iwọn iwọn otutu | MIIRAN |
| Ipari Ipari | Matte Tin (Sn) |
| Fọọmu ebute | GULL WING |
| Pitch ebute | 0.5 mm |
| Ipo ebute | QUAD |
| Àkókò@Peak Ìṣàtúnlò Òtútù-Max (s) | 30 |
| Ìbú | 14 mm |
Ọja Ifihan
Ẹrọ Iṣọkan Iṣọkan Iṣọkan (CPLD) jẹ Circuit Integrated Integrated (ASIC) ti ohun elo ni LSI (Circuit Integrated Large Scale) Circuit Integrated).O dara fun apẹrẹ eto oni-nọmba aladanla iṣakoso, ati iṣakoso idaduro rẹ rọrun.CPLD jẹ ọkan ninu awọn ẹrọ ti o dagba ju ni awọn iyika iṣọpọ.
Awọn ẹya ara ẹrọ ti CPLD
CPLD jẹ ohun elo ọgbọn siseto eka kan pẹlu iwọn nla ati eto eka, eyiti o jẹ ti iwọn titobi nla.ese iyika.
CPLD ni awọn ẹya akọkọ marun: bulọọki igbona ọgbọn, ẹyọ Makiro, igba ọja ti o gbooro, eto ti firanṣẹ ti eto ati bulọki iṣakoso I/O.
1. Logic Array Block (LAB)
Bulọọki igbona ọgbọn ni opo ti awọn sẹẹli Makiro 16, ati ọpọ LABS ni asopọ papọ nipasẹ eto eto (PIA) ati ọkọ akero agbaye kan.
2. Makiro kuro
Ẹka Makiro ninu jara MAX7000 ni awọn bulọọki iṣẹ-ṣiṣe mẹta: ọna ọgbọn kan, matrix yiyan ọja, ati iforukọsilẹ eto.
3. Oro ọja ti o gbooro sii
Ọrọ ọja kan ti sẹẹli Makiro kọọkan ni a le firanṣẹ pada sẹhin si ọna ọgbọn.
4. Pia ti o ni okun waya ti eto
LAB kọọkan le ni asopọ lati ṣe agbekalẹ imọ-jinlẹ ti o nilo nipasẹ ọna ẹrọ onirin ti eto.Bosi agbaye yii jẹ ikanni siseto ti o le so orisun ifihan eyikeyi ninu ẹrọ pọ si opin irin ajo rẹ.
5. I / O Iṣakoso Àkọsílẹ
Bulọọki iṣakoso I/O ngbanilaaye pinni I/O kọọkan lati tunto ni ẹyọkan fun titẹ sii / ijade ati iṣẹ bidirectional.
Ifiwera ti CPLD ati FPGA
Botilẹjẹpe mejeejiFPGAatiCPLDjẹ awọn ẹrọ ASIC ti a ṣe eto ati pe o ni ọpọlọpọ awọn abuda ti o wọpọ, nitori awọn iyatọ ninu eto ti CPLD ati FPGA, wọn ni awọn abuda tiwọn:
1.CPLD jẹ diẹ dara fun ipari orisirisi algoridimu ati combinatorial kannaa, ati FP GA jẹ diẹ dara fun ipari lesese kannaa.Ni awọn ọrọ miiran, FPGA dara julọ fun eto ọlọrọ isipade-flop, lakoko ti CPLD dara julọ fun opin-flop lopin ati igbekalẹ ọrọ ọrọ ọja.
2.The lemọlemọfún afisona be ti CPLD ipinnu wipe awọn oniwe-akoko idaduro jẹ aṣọ ati asotele, nigba ti segmented afisona be ti FPGA ipinnu awọn oniwe-idaduro unpredictability.
3.FPGA ni irọrun diẹ sii ju CPLD ni siseto.CPLD ti wa ni siseto nipa iyipada iṣẹ kannaa pẹlu Circuit asopọ inu inu ti o wa titi, lakoko ti o ti ṣe eto FPGA nipasẹ yiyipada onirin ti asopọ inu.FP GA le ṣe eto labẹ ẹnu-ọna oye, lakoko ti CPLD ti ṣe eto labẹ bulọki ọgbọn kan.
4.The Integration ti FPGA jẹ ti o ga ju ti CPLD, ati awọn ti o ni eka sii onirin be ati kannaa imuse.
5.CPLD jẹ diẹ rọrun lati lo ju FPGA.Eto CPLD nipa lilo E2PROM tabi imọ-ẹrọ FASTFLASH, ko si ërún iranti ita, rọrun lati lo.Sibẹsibẹ, alaye siseto ti FPGA nilo lati wa ni ipamọ ni iranti ita, ati pe ọna lilo jẹ idiju.
6. CPLDS yiyara ju FPgas ati pe o ni asọtẹlẹ akoko pupọ.Eyi jẹ nitori awọn FPGs jẹ siseto ipele-bode ati awọn asopọ ti o pin kaakiri ni a gba laarin CLBS, lakoko ti CPLDS jẹ siseto ipele-ipinnu kannaa ati awọn asopọ laarin awọn bulọọki ọgbọn wọn ti di pipọ.
7. Ni ọna siseto, CPLD wa ni ipilẹ lori E2PROM tabi siseto iranti FLASH, awọn akoko siseto titi di awọn akoko 10,000, anfani ni pe agbara eto kuro ni alaye siseto ko padanu.CPLD le pin si awọn ẹka meji: siseto lori oluṣeto ati siseto lori eto naa.Pupọ julọ FPGA da lori siseto SRAM, alaye siseto ti sọnu nigbati eto naa ba wa ni pipa, ati pe data siseto nilo lati kọ pada si SRAM lati ita ẹrọ naa ni gbogbo igba ti o ba ṣiṣẹ.Anfani rẹ ni pe o le ṣe eto nigbakugba, ati pe o le ṣe eto ni iyara ninu iṣẹ naa, lati le ṣaṣeyọri iṣeto ni agbara ni ipele igbimọ ati ipele eto.
8. Aṣiri CPLD dara, Aṣiri FPGA ko dara.
9.Ni gbogbogbo, agbara agbara ti CPLD tobi ju ti FPGA lọ, ati pe o ga julọ iwọn iṣọpọ, diẹ sii han.
