10AX115H2F34E2SG FPGA Arria® 10 GX Idile 1150000 Awọn sẹẹli 20nm Imọ-ẹrọ 0.9V 1152-Pin FC-FBGA

kukuru apejuwe:

Ẹbi ẹrọ 10AX115H2F34E2SG ni iṣẹ ṣiṣe giga ati agbara-agbara 20 nm aarin-FPGA ati awọn SoCs.

Išẹ ti o ga julọ ju iran iṣaaju ti aarin-aarin ati giga-opin
Awọn FPGA

Fi imeeli ranṣẹ si wa Ṣe igbasilẹ iwe-ọjọ

Alaye ọja

ọja Tags

Ọja Imọ ni pato

EU RoHS	Ni ibamu
ECN (AMẸRIKA)	3A991
Ipo apakan	Ti nṣiṣe lọwọ
HTS	8542.39.00.01
SVHC	Bẹẹni
SVHC Tayọ Ibẹrẹ	Bẹẹni
Ọkọ ayọkẹlẹ	No
PPAP	No
Oruko ebi	Arria® 10 GX
Ilana ọna ẹrọ	20nm
Olumulo I/Os	504
Nọmba ti awọn iforukọsilẹ	Ọdun 1708800
Foliteji Ipese Iṣiṣẹ (V)	0.9
kannaa eroja	1150000
Nọmba ti Multipliers	3036 (18x19)
Eto Iranti Iru	SRAM
Iranti ti a fi sinu (Kbit)	54260
Lapapọ Nọmba ti Ramu Àkọsílẹ	2713
Awọn Emacs	3
Device kannaa sipo	1150000
Nọmba ẹrọ ti DLLs/PLS	32
Awọn ikanni Transceiver	96
Iyara Oluyipada (Gbps)	17.4
DSP igbẹhin	Ọdun 1518
PCIe	4
Eto siseto	Bẹẹni
Support Reprogrammability	Bẹẹni
Daakọ Idaabobo	Bẹẹni
Ni-System Programmability	Bẹẹni
Iyara ite	2
Awọn Ilana I/O Ipari Kanṣoṣo	LVTTL\|LVCMOS
Ita Memory Interface	DDR3 SDRAM\|DDR4\|LPDDR3\|RLDRAM II\|RLDRAM III\|QDRII+SRAM
Foliteji Ipese Iṣiṣẹ ti o kere ju (V)	0.87
Foliteji Ipese Iṣiṣẹ ti o pọju (V)	0.93
I/O Foliteji (V)	1.2\|1.25\|1.35\|1.5\|1.8\|2.5\|3\|
Iwọn Iṣiṣẹ ti o kere ju (°C)	0
Iwọn Iṣiṣẹ ti o pọju (°C)	100
Olupese otutu ite	Tesiwaju
Orukọ iṣowo	Aria
Iṣagbesori	Oke Oke
Package Giga	2.95
Iwọn Package	35
Package Gigun	35
PCB yipada	1152
Standard Package Name	BGA
Package olupese	FC-FBGA
Nọmba PIN	1152
Apẹrẹ asiwaju	Bọọlu

Iyatọ ati ibatan laarin FPGA ati CPLD

1. FPGA asọye ati awọn abuda

FPGAgba imọran tuntun ti a npè ni Logic Cell Array (LCA) ati Block Logic Configurable (CLB) ati Input Output (IOB) Block ati Interconnect.Module kannaa atunto jẹ ẹyọ ipilẹ lati mọ iṣẹ olumulo, eyiti a ṣeto nigbagbogbo sinu opo kan ati tan gbogbo ërún.Awọn input-o wu module IOB pari ni wiwo laarin awọn kannaa lori ërún ati awọn ita package pinni, ati ki o ti wa ni maa idayatọ ni ayika ërún orun.Ti abẹnu onirin oriširiši orisirisi gigun ti waya apa ati diẹ ninu awọn ti siseto asopọ yipada, eyi ti o so orisirisi ti siseto kannaa bulọọki tabi I/O ohun amorindun lati dagba kan Circuit pẹlu kan pato iṣẹ.

Awọn ẹya ipilẹ ti FPGA ni:

Lilo FPGA lati ṣe apẹrẹ Circuit ASIC, awọn olumulo ko nilo lati ṣe iṣelọpọ iṣelọpọ, le gba ërún to dara;
FPGA le ṣee lo bi apẹẹrẹ awaoko ti miiran ti adani ni kikun tabi ologbele-adaniASIC iyika;
Awọn okunfa lọpọlọpọ ati awọn pinni I / O wa ni FPGA;
FPGA jẹ ọkan ninu awọn ẹrọ pẹlu iwọn apẹrẹ kukuru, idiyele idagbasoke ti o kere julọ ati eewu ti o kere julọ ni Circuit ASIC.
FPGA gba ilana CHMOS iyara to ga, agbara kekere, ati pe o le ni ibamu pẹlu awọn ipele CMOS ati TTL.

2, CPLD asọye ati awọn abuda

CPLDti wa ni o kun kq programmable Logic Makiro Cell (LMC) ni ayika aarin ti awọn ti siseto interconnection matrix kuro, ninu eyiti LMC kannaa be jẹ eka sii, ati ki o ni eka I/O kuro interconnection be, le ti wa ni ti ipilẹṣẹ nipasẹ olumulo ni ibamu si awọn. awọn iwulo ti eto iyika kan pato, lati pari awọn iṣẹ kan.Nitoripe awọn bulọọki kannaa ni asopọ pẹlu awọn onirin irin gigun ti o wa titi ni CPLD, Circuit kannaa ti a ṣe apẹrẹ ni asọtẹlẹ akoko ati yago fun aila-nfani ti asọtẹlẹ pipe ti akoko ti ọna asopọ isọpọ apakan apakan.Ni awọn ọdun 1990, CPLD ni idagbasoke ni iyara diẹ sii, kii ṣe pẹlu awọn abuda erasure itanna nikan, ṣugbọn pẹlu pẹlu awọn ẹya ilọsiwaju gẹgẹbi ọlọjẹ eti ati siseto ori ayelujara.

Awọn abuda ti siseto CPLD jẹ bi atẹle:

Imọye ati awọn orisun iranti jẹ lọpọlọpọ (Cypress De1ta 39K200 ni diẹ sii ju 480 Kb ti Ramu);
Awoṣe akoko ti o rọ pẹlu awọn orisun ipalọlọ laiṣe;
Rọ lati yi iṣẹjade PIN pada;
Le ti wa ni sori ẹrọ lori awọn eto ati reprogrammed;
Nọmba nla ti awọn ẹya I / O;

3. Awọn iyatọ ati awọn asopọ laarin FPGA ati CPLD

CPLD jẹ abbreviation ti eka siseto kannaa ẹrọ, FPGA ni awọn abbreviation ti aaye programmable ẹnu-bode orun, awọn iṣẹ ti awọn meji jẹ besikale awọn kanna, ṣugbọn awọn imuse opo ni die-die ti o yatọ, ki a le ma foju awọn iyato laarin awọn meji, collectively. tọka si bi ẹrọ kannaa siseto tabi CPLD/FPGA.Awọn ile-iṣẹ pupọ lo wa ti n ṣe awọn CPLD/FPGs, awọn mẹta ti o tobi julọ jẹ ATERA,XILINX, ati LAT-TICE.CPLD jijẹpọ iṣẹ kannaa apapọ lagbara pupọ, ẹyọ macro le decompose mejila tabi paapaa diẹ sii ju 20-30 iṣagbewọle kannaa apapọ.Bibẹẹkọ, LUT kan ti FPGA le mu imọ-ọrọ apapọ ti awọn igbewọle 4 mu nikan, nitorinaa CPLD dara fun ṣiṣe apẹrẹ kannaa iṣọpọ eka gẹgẹbi iyipada.Bibẹẹkọ, ilana iṣelọpọ ti FPGA pinnu pe nọmba awọn LUTs ati awọn okunfa ti o wa ninu chirún FPGA tobi pupọ, nigbagbogbo ẹgbẹẹgbẹrun ẹgbẹẹgbẹrun, CPLD le ṣaṣeyọri gbogbo awọn ẹya ọgbọn 512 nikan, ati pe ti iye owo chirún ba pin nipasẹ nọmba ti ọgbọn. awọn sipo, apapọ iye owo ẹyọkan ti FPGA kere pupọ ju ti CPLD lọ.Nitorina ti o ba jẹ pe nọmba nla ti awọn okunfa ni a lo ninu apẹrẹ, gẹgẹbi apẹrẹ imọran akoko idiju, lẹhinna lilo FPGA jẹ aṣayan ti o dara.

Botilẹjẹpe mejeeji FPGA ati CPLD jẹ awọn ẹrọ ASIC ti o ṣe eto ati pe wọn ni ọpọlọpọ awọn abuda ti o wọpọ, nitori awọn iyatọ ninu eto CPLD ati FPGA, wọn ni awọn abuda tiwọn:

CPLD dara julọ fun ipari ọpọlọpọ awọn algoridimu ati ọgbọn apapọ, ati pe FPGA dara julọ fun ipari ọgbọn ilana.Ni awọn ọrọ miiran, FPGA dara julọ fun eto ọlọrọ isipade-flop, lakoko ti CPLD dara julọ fun opin-flop lopin ati igbekalẹ ọrọ ọrọ ọja.
Eto ipa-ọna lilọsiwaju ti CPLD pinnu pe idaduro akoko rẹ jẹ aṣọ-aṣọ ati asọtẹlẹ, lakoko ti ọna ipa-ọna apakan ti FPGA pinnu pe idaduro rẹ jẹ airotẹlẹ.
FPGA ni irọrun diẹ sii ju CPLD ninu siseto.
CPLD ti wa ni siseto nipa yiyipada awọn kannaa iṣẹ ti a ti o wa titi ti abẹnu Circuit, nigba ti FPGA ti wa ni ise nipa yiyipada awọn onirin ti awọn ti abẹnu asopọ.
Fpgas le ṣe eto labẹ awọn ẹnu-ọna oye, lakoko ti CPLDS ti ṣe eto labẹ awọn bulọọki ọgbọn.
FPGA ti ni iṣọpọ diẹ sii ju CPLD ati pe o ni eto onirin diẹ sii ati imuse ọgbọn.

Ni gbogbogbo, agbara agbara ti CPLD tobi ju ti FPGA lọ, ati pe iwọn isọpọ ti o ga julọ, han diẹ sii.

Ti tẹlẹ: XCVU9P-2FLGB2104I FPGA,VIRTEX ULTRASCALE,FCBGA-2104

Itele: XC7VX690T-2FFG1927I titun ati atilẹba pẹlu FPGA iṣura ti ara

Kọ ifiranṣẹ rẹ nibi ki o si fi si wa